Ara
Toplam kayıt 3, listelenen: 1-3
A bit-serial sum of absolute difference accelerator for variable block size motion estimation of H.264
(IEEE, 2009)
Bit-serial architectures offer a number of attractive features over their bit-parallel counterparts such as smaller area cost, lower density interconnection, a reduced number of pins, higher clock frequency, simpler routing ...
Decoder side true motion estimation for very low bitrate b-frame coding
(IEEE, 2011)
In H.264 standard, coding of motion vectors constitutes a significant portion of total bitrate especially at low bitrate regimes. This is because differential coding of motion vectors is inefficient when the bit budget is ...
H.264 standardı için süper-çözünürlük tabanlı kodlama yaklaşımı
(IEEE, 2013-04-26)
Kodçözücü tarafında süper-çözünürlük (SC) uygulayarak H.264 standardının video kodlama verimliliğinin iyileştirilmesi literatürde ele alınmıştır. Bu bildiride farklı olarak, SC¸ kestirimi kodlama sırasında H.264 standardının ...